19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63 - 142663

(5) Int Cl. 4

識別記号

庁内整理番号

④公開 昭和63年(1988)6月15日

H 01 L 25/08 27/00

301

B-7638-5F B-8122-5F

審査請求 未請求 発明の数 2 (全5頁)

半導体装置とその製造方法 会発明の名称

> 创特 頭 昭61-289470

邻出 願 昭61(1986)12月4日

砂発 明 者 頼 明

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

貫 井 ⑦発 明 耇

孝

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

シャープ株式会社 ①出 願

大阪府大阪市阿倍野区長池町22番22号

外2名 弁理士 青 山 砂代 理

卵

1. 発明の名称

半導体装置とその製造方法

- 2. 特許請求の範囲
- (1) 複数の半導体回路基板を、互の電極を接続 するようにして数層してなる半導体装置において、

互に積層する半導体回路拡板の間に、絶縁機能 と表面保護機能とを有する接着層を設けたことを 特徴とする半導体装置。

(2) 表面に電極および上記電極に進なる配線を 有する半導体回路基板に、上記電極に連なる垂直 配額を形成し、

次いで、上記半導体回路基板の表面に絶縁機能 と表面保護機能とを有する接着剤をコーティング して接着層を形成し、

次いで、上記接着層を上記垂直配線の場面が露 思せるまでエッチングし、

次いで、上記接符暦がコーティングされ、垂直 配線の端面が露出している半導体回路搭板に、そ の半導体回路基板と同じ構成を有する今一つの半 媒体同路基板、または、表面に電極および上記電 極に連なる配線を有する半導体回路基板を、垂直 配線の端面同士あるいは垂直配線の端面と常様と を対向させて熱圧着することにより、両方の半導 体回路基板を接合して電気的に接続することを特 徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〈産業上の利用分野〉

本雅明は、複数枚の半導体回路基板を積層して なる半導体装置およびその製造方法に関する。 く従来の技術>

近年、半導体回路の1チップ当りの集散度は、 微細加工技術と設計技術の進歩に伴って急速に向 上した。そして、半導体回路の設計基準寸法を変 えることなくさらに高集酸化、高性能化を図るべ く、いわゆる3次元半導体回路が出現した。この 3次元半導体回路には、第7図に示す単一の半導 **体回路基板21上へ気相成長法等によって絶縁層** 27と半導体層28を交互に繰り返し形成してな るモノリシックタイプと、第8図に示す複数枚の

特開昭63-142663(2)

2次元半導体回路チップ30,30,…をフリップチップボンディング法等によって接続用電極29,29,…を介して厚き方向に接合して、電気的に接続してなるハイブリッドタイプがある。そして、第8図のハイブリッドタイプ半導体回路は第7図のモノリシックタイプ半導体回路に比べて製造技術上の問題や未解決の課題が少ないため、実用化の可能性がより高いが、接続用電極29,29,…が互いに絶縁されていないため、その相互間のピッチを200μm程度以下にすることができず、素子レベルの高密度な電極接続が難しいという問題があった。

そこで、この問題を解決するために、最近、第 9 図~第14 図に示すようなハイブリッドタイプ 3 次元半導体回路の製造方法が提案されるに至っ た。即ち、この製造方法は、次のような手順で行なわれる。

(a) 第9図に示すような半導体回路基板21の上面に接続用の電極22,22,…を形成し、第10図に示すように上記電極を覆うように上記半

の上面全体に一旦保護膜25を形成し、その後電極22に垂直配線23を接続し、上記保護膜25 と垂直配線23とを絶縁性樹脂接着剤24でコーティングするようにしているため、その製造工程が複雑であり、歩割りの低下により製造コストの上昇をもたらすという問題がある。

そこで、この発明の目的は、構成都品点数が少なく低コストの半導体装置を提供することにある。

また、この発明の目的は、製造工程が簡素化されて歩留りが良く、製造コストの低い半導体装置の製造方法を提供することにある。

〈問題点を解決するための手段〉

上記目的を達成するため、この発明の半導体装置は、複数の半導体回路基板を、互の電極を接続するようにして積層してなる半導体装置において、互に積層する半導体回路基板の間に、絶縁機能と表面保護機能とを有する接着層を設けたことを特徴としている。

また、この発明の半導体装置の製造方法は、表 面に電極および上記電極に連なる配線を育する半 導体回路基板21の上面全体にSiO₂、SiN等からなる保護数25を形成する。

- (b) 上記保護院25に各位極22に達する穴 を穿ち、第11図に示すようにこの穴に垂直配線 23を挿入して、上記電極22と接続する。
- (c) 第12図に示すように上紀保護森25と 垂直配線23とを絶縁性樹脂接資剤24でコーティ ングする。
- (d) 第13図に示すように絶縁性樹脂接着剤 24をエッチングして垂直配線23の上端面を鍵 出させる。
- (e) 上記(a)~(d)の手類で形成した2枚の半 導体回路基板26.26′を、第14図に示すよ うに夫々の垂直配線23.23′が対向するよう に配置して絶縁性樹脂接着剤24.24′を互い に当接させた後、両者を熱圧着して接合し、拡気 的に接続する。

〈雅明が解決しようとする問題点〉

ところが、上記従来のハイブリッドタイプ3次 元半導体回路の製造方法は、半導体回路延近2!

野体回路器板に、上記電極に連なる垂直配線を形成し、次いで、上記半導体回路基板の表面に絶縁機能と表面保護機能とを有する接着剤をコーティングと接着層を形成し、次に直接着層がコーティングされ、垂直配線の端面が露出している半導体回路基板と同じ構成を有する今での半導体回路基板と同じ構成を有するよび上記電極に連なる配線を有する半導体回路基板を、垂直配線の端面同士あるいは垂直配線の端面と電響を接合して電気のに接続することを特徴としている。

〈実施例〉

以下、この発明を図示の実施例により詳細に説明する。

第1 図は半導体回路基仮の断面図を示し、1 は 図示しない機能業子を内蔵する半導体回路基板、 2 は上記半導体回路基板1の上面に所定の間隔を おいて形成したAI等からなる接続用の電極である。上記電極2を育する半導体回路落板1を、第 2図~第5図に示すような手順によって、ハイブ リッドタイプ三次元半導体回路に形成する。

- (A) 第1図に示すような表面に A 2 多からなる電極 2 を有する半導体回路 基板 1 の上記電極 2 に、第2図に示すように外部に突出させて Ti-A u 等の 距直配線 3 を 形成する。
- (B) 第3図に示すように、上記電極2と重直 配線3とを覆うように上記半導体回路基板1の表 価全体を、表面保護機能と絶縁機能とを育する無 可塑性のポリイミド系などの樹脂接着剤でコーティ ングして接着層4を形成する。
- (C) 第4図に示すように、上記半導体回路基 板しの表面にコーティングされた接着層4の表面 に、上記垂直配線3の端面が露出するまでエッチ ングを行う。
- (D) 上記(A)~(C)の手類で形成した半導体 回路基板!の表面に接着图4がコーティングされ、 低直配線3の端面が貧出した2枚の半導体回路6.

を図ることができ、歩留り向上に伴って製造コス トを低下させることができる。

〈発明の効果〉

以上より明らかなように、この発明によれば、 互に電極を接続するようにして設局する半導体回 路基板の間に、絶縁機能と表面保護機能とを有す る接着圏を設けたので、構成部品点数を減少する ことができ、低コストの半導体装置が得られる。

また、この発明の製造方法によれば、垂直配線を設けた電極を有する半導体回路延板の表面に、絶縁機能と表面保護機能とを有する接着剤をコーティングし、さらに、その表面を上記導体回路路を設立さらに、チングした半導体回路路板を形成し、この半導体回路路板とを、乗車に電極の合うをである半導体回路路板とを、乗車に電極の合うをでき、乗車には乗車のなりを開発を得ているので、保護とのでは乗車のなりをできると、乗車のは乗車のなりを開発を得ているので、保護とのでき、大を廃止して製造工程を開出してまる。といって、少のものとでき、製造コストを低したがって、少のものとではあるのでは、製造工程を開止して要したがって、大きないって、大きないって、大きないって、大きないって、大きないって、大きないって、大きないって、大きないって、大きないって、大きないって、大きないったが、大きないるとは、大きないると、大きないると、大きないる。

6 を、第 5 図に示すように上記垂直配線 3 . 3 ° の端面周士を対向させて配置し、その後無圧着によって両方の半導体回路 6 . 6 ° を接合して電気 的接続を得る。

したがって、上記実施例はいずれも絶録機能と 要面保機機能とを育する接着剤を用いることによっ て、保護膜形成工程を廃止して製造工程の簡素化

下させることができる。

4. 図面の簡単な説明

第1.2.3.4.5図は本発明の半導体装置の設造方法の一実施例を示す断面図、第6図は本発明の他の実施例を示す断面図、第7図はモノリシックタイプの半導体回路の斜視要部断面図、第8図はハイブリッドタイプの半導体回路の斜視図、第9.10.11.12.13.14図は従来のハイブリッドタイプ半導体回路の製造方法を示す断面図である。

1 ,1′,1″,21…半導体回路括板、

2 ,21 ,21 ,22…准極、


3 , 3′, 23… 垂直配線、

4 ,4′,24…樹脂接着削、25…保護膜。


特 許 出 順 人 シャープ株式会社代理人 弁 理 士 青山 苺 外2名

特開昭63-142663(4)







第2図




第3図




第7図




第8図




第4 図




第5図







第9図




第10図




第11図







第13國



第14 版

